英特爾推出Foveros3D芯片堆疊不僅僅是內存

2019年，英特爾將采用該公司稱之為Foveros的新3D堆疊技術來發布芯片。Foveros允許將復雜的邏輯管芯堆疊在一起，從而提供更大的能力，使處理器組件與最佳制造工藝混合和匹配。

在片上系統世界中，封裝疊層已經司空見慣。通常，這涉及將存儲器包粘貼在處理器的頂部，兩者之間可能有幾百個連接。連接的大小和性能限制了該技術的應用。使用Foveros，互連將使用蝕刻硅(就像EMIB一樣)，以實現更多的互連，以更高的速度運行。

Foveros繼承了英特爾的EMIB(嵌入式多芯片互連橋)技術。EMIB位于Kaby Lake-G處理器上，在單個封裝中包含Intel CPU，AMD GPU和一大塊第二代高帶寬內存(HBM)。與GPU和傳統GDDR之間使用的數百個互連相比，HBM通過在GPU與其內存之間使用數千個互連來實現其高帶寬。Kaby Lake-G芯片使用EMIB來提供這種連接。

Foveros不再使用EMIB的硅橋，而是在芯片面上使用了數千個“微凸塊”，在堆疊的部件之間進行直接的面對面連接。芯片連接的內插器不僅僅是具有一些跡線的惰性硅，如EMIB，而是一個獨立的芯片，內置自己的邏輯。

Foveros的高性能意味著核心處理器組件可以分布在不同的芯片之間。例如，高性能CPU內核可能構建在性能最高的10nm工藝上。但I / O連接集成的USB，Wi-Fi，以太網，PCIe不需要所有這些性能，因為它受到必須支持的物理接口限制的約束。因此，對于芯片的這一部分使用低功率14nm甚至22nm工藝可能更有意義。性能仍然足夠好，但功耗或成本要低得多，因為它必須使用與邏輯相同的高性能過程。類似地，模擬組件(用于Wi-Fi和蜂窩連接)在具有不同晶體管設計的不同過程中是最佳的。Foveros意味著處理器可以集成這些組件，

使用EMIB，這些不同的組件可以并排緊密包裝在一起。Foveros將其納入第三維度，實現更高的密度和更小的占地面積。英特爾預計不同的CPU任務將越來越多地分成芯片組，然后以完成芯片的混合和匹配方式組合。諸如I / O和電力輸送等低功耗組件將被放入基礎芯片中，高性能邏輯堆疊在頂部。

英特爾表示，Foveros產品將在2019年下半年出貨，該技術已準備好進行大規模市場生產 - 不僅僅是專用或定制處理器，還有主流CPU。首批產品將采用公司的22FFL(FinFET低功耗)工藝，將10nm計算邏輯堆疊在基礎芯片的頂部，并采用封裝上封裝內存。10nm部分將包含Sunny Cove高功率內核和四個Atom內核，其風格與現代ARM處理器相似：輕型工作負載將能夠使用低功耗Atom內核，但Sunny Cove可以通電對于計算量更大的任務。該芯片將針對超移動系統，處理器尺寸為12×12×1mm，待機功率為2mW。

英特爾并不是唯一一個希望對處理器的不同位使用不同進程的人。AMD已宣布其下一代Zen 2處理器將其CPU邏輯與I / O分離。CPU邏輯將基于7nm工藝構建的芯片上。但其他一切 - 包括PCIe，DDR，USB，SATA--將采用獨立的14nm I / O芯片。AMD可能會在Zen 2中使用傳統的多芯片模塊;不同的部件都將連接到將它們連接在一起的PCB。