臺積電與Broadcom共同開發1700 mm2 CoWoS內插器

隨著晶體管的收縮減慢以及對HPC齒輪需求的增長，近來人們對芯片解決方案的興趣越來越大，而這種解決方案的尺寸要大于光刻機的標線片尺寸，也就是說，芯片尺寸大于可以生產單個芯片的最大尺寸。我們已經看到諸如Cerebras的真正巨大的1.2萬億晶體管晶圓尺寸引擎之類的工作，而且并不孤單。事實證明，臺積電和博通也一直在考慮超大尺寸芯片的想法，本周他們宣布了開發用于晶圓上晶圓封裝(CoWoS)封裝的超大型中介層的計劃。。

總體而言，擬議的1,700mm²中介層是臺積電858mm²掩模版極限的兩倍。當然，臺積電實際上無法一次生產出這么大的單個中介層，這就是光罩限制的全部內容，因此，該公司實際上是將多個中介層縫合在一起，將它們彼此相鄰地構建在單個晶片上，然后連接它們。最終結果是可以使超大型中介層發揮功能，而不會違反標線限制。

新的CoWoS平臺最初將用于Broadcom面向HPC市場的新處理器，并將使用臺積電基于EUV的5納米(N5)工藝技術制造。該系統級封裝產品具有“多個” SoC芯片以及六個HBM2堆棧，總容量為96 GB。根據Broadcom的新聞稿，該芯片的總帶寬最高可達2.7 TB / s，與三星最新的HBM2E芯片可以提供的帶寬一致。

通過使用其掩模縫合技術使SiP的尺寸增加一倍，TSMC及其合作伙伴可以在計算密集型工作負載中投入大量的晶體管。對于近來發展很快的HPC和AI應用程序而言，這尤其重要。值得注意的是，臺積電將繼續完善其CoWoS技術，因此預計未來將有大于1700 mm2的SIP出現。

Broadcom ASIC產品部門工程副總裁Greg Dix表示：

“ Broadcom很高興與TSMC合作，推進CoWoS平臺，以解決7nm及以后的許多設計挑戰。我們將共同推動創新，實現前所未有的計算，I / O和內存集成，并為新的和新興的產品鋪平道路包括AI，機器學習和5G網絡的應用程序。”