英特爾希望晶體管堆疊在2025年以后實現芯片進步

為了制造更快的CPU，英特爾正在研究在每個晶體管上堆疊“多個”晶體管，以將芯片密度提高到新的水平。該研究代表了公司在硅片上封裝更多晶體管并在2025年之后保持摩爾定律有效的努力。

該公司已經將芯片管芯堆疊在一起，以創建更密集的處理器，從而更高效地運行。但它也一直致力于為晶體管做同樣的事情，晶體管是計算機電路的基本組成部分。

當前的英特爾處理器依賴于并排放置的兩種晶體管類型，即NMOS和PMOS。英特爾工程師MarkoRadosavljevic在周六的一段視頻中表示，該公司的研究建議將NMOS和PMOS放在一起，以便為更多晶體管騰出空間。

額外的空間意味著英特爾可以在相同的占位面積上將晶體管數量增加30%到50%。Radosavljevic補充說，該公司多年來一直在研究這項技術，現在英特爾可以避免單獨制造晶體管，然后將它們粘合在一起。

“我們可以一步構建兩個層，而不是單獨構建它們，”他說。“這有助于解決對齊問題并減少制造步驟。”

這項技術還很遙遠，但該公司表示，晶體管堆疊有朝一日可能會接替英特爾即將推出的RibbonFET晶體管，該晶體管計劃于2024年以英特爾的20A制造工藝首次亮相。

該公司在周六的國際電子設備會議上預覽了晶體管的研究。在同一活動中，英特爾還演示了一種“磁電自旋軌道(MESO)邏輯器件”，以強調如何使用“納米級磁體”來構建一種新型晶體管。

英特爾正在研究的另一項技術涉及改進公司的芯片芯片堆疊技術Foveros。英特爾現在表示，它可以通過Foveros將互連電路增加10倍以上，以提高效率并在各種芯片塊之間提供更多數據傳輸。