JEDEC尚未正式發布DDR5規范 但SoC設計人員正在為DDR5的全面發布做準備

JEDEC尚未正式發布DDR5規范，但看起來DRAM制造商和SoC設計人員正在為DDR5的全面發布做準備。Cadence早在2018年就對這項新技術進行了宣傳，并且自從商業發布了臨時DDR5 IP(DDR5控制器和PHY)以來，本周就即將推出的DDR5市場發布以及該技術的進展提供了一些其他信息。

DDR5平臺準備就緒

在問題的系統芯片方面，我們已經知道，AMD的EPYC“熱那亞”，以及英特爾的Xeon可擴展的“藍寶石急流”將支持DDR5 DRAM當他們在2021?2022的時間內推出。值得注意的是，Cadence的臨時DDR5 IP具有“十幾個設計插件”，因此，在不同的開發階段，現在有超過12個支持DDR5的SoC。這些片上系統中的一些將較早推出，而某些將在稍后推出，但是很明顯，SoC開發人員對這種技術有濃厚的興趣。

Cadence有信心其DDR5控制器和PHY符合正式的JEDEC規范，因此使用其IP的SoC將與即將推出的DDR5內存模塊兼容。

Cadence DRAM IP市場營銷總監Marc Greenberg表示：

“密切參與JEDEC工作組是一個優勢。我們深入了解該標準將如何發展。我們是控制器和PHY供應商，可以預期最終標準化過程中可能發生的任何變化。在標準化的早期，我們能夠采用正在開發的標準元素，并與我們的合作伙伴一起獲得非常早期的工作芯片。隨著我們接近該標準的發布，我們獲得了更多的證明，表明我們的IP將支持符合該標準的DDR5設備。”

對于初學者：16 Gb DDR5-4800

向DDR5的過渡對DRAM制造商來說是一個重大挑戰，因為這些芯片將同時提高容量，提高數據傳輸速率，提高有效性能(每個時鐘和每個通道)并降低功耗(請在此處和此處閱讀更多內容)。)。此外，DDR5有望使堆疊多個DRAM設備變得更加容易，這將允許增加服務器中的DRAM容量(從今天的情況來看)。